基于fpga可编程延时电路的数字波束形成装置与方法
【专利摘要】本发明公布了一种基于FPGA可编程延时电路的数字波束形成装置与方法，该装置包括可编程延时模块、延时时间控制模块和累加器，延时时间控制模块与可编程延时模块通过控制总线连接，阵列天线信号经可编程延时模块延时后由累加器累加后输出波束，其中可编程延时模块由可编程延时单元并联而成，可编程延时单元由二选一选择器和纵向延时单元依次串联而成，纵向延时单元由多个基本延时单元级联而成，其中可编程延时模块通过编程约束在FPGA内部的查找表中实现。本发明可对阵列天线信号进行精确延时，实现波形相移，将各路信号补偿至波前对齐，然后使用累加器对相移后的信号累加，以达到无需乘法器即可实现数字波束形成的目的，可精确到纳秒级延时。
【专利说明】基于FPGA可编程延时电路的数字波束形成装置与方法
【技术领域】
[0001]本发明属于雷达、数字波束形成【技术领域】，特别是有关于一种基于FPGA可编程延时电路的数字波束形成装置与方法。
【背景技术】
[0002]波束形成是广泛应用于雷达、通信等现代数字化领域的一项技术。波束形成通常与声波、电磁波、光波等的发射或接收阵列协同工作。
[0003]为了让传感器阵列增强从某个或多个特定方向上的信号，基本的波束形成方法是对没有了阵元接收的信号按照该波束方向进行延时，然后把补偿至波前对齐的各路信号相加，得到该波束方向的波束输出。
[0004]模拟波束形成方法主要通过模拟延时器件对阵元接收的信号进行延时。但是由于模拟器件的物理性质的不可控制，使得每个模拟延时器无法实现精确的固定延时，进而造成了波束形成的精度差。
[0005]在数字形成方法中，信号的延时通过将阵元接收的信号乘法器来实现阵列信号的对齐。但是该方法需要使用大量的乘法器，具有造价昂贵，运算量大的缺点。
【发明内容】
[0006]针对现有技术的缺陷或不足，本发明旨在提供一种数字波束形成装置与方法，通过FPGA可编程延时电路可精确地实现天线阵列信号的波形相移。
[0007]实现本发明目的的技术解决方案为:
[0008]一种数字波束形成装置，包括可编程延时模块、延时时间控制模块以及累加器，所述延时时间控制模块用于向所述可编程延时模块提供延时控制编码信号，所述可编程延时模块与延时时间控制模块通过控制总线连接，所述可编程延时模块的输入端输入天线阵列所接收的数据，所述可编程延时模块的输出端与累加器的输入端连接，所述累加器输出累加后形成的数字波束，其中:
[0009]所述可编程延时模块由多个可编程延时单元并联而成，所述可编程延时单元的个数与所述天线阵列中天线的总数相同，所述可编程延时单元由二选一选择器和纵向延时单元依次串联而成，所述纵向延时单元由多个基本延时单元级联而成，所述二选一选择器的一个选择输入端接纵向延时单兀的输出端、且其另一个选择输入端与纵向延时单兀的输入端相连；
[0010]所述延时时间控制模块由一组加法器和一组寄存器组成，所述加法器的个数与所述天线阵列中天线的总数相同，寄存器的位数与二选一选择器的个数相同，使寄存器的每一位通过控制总线控制二选一选择器，其中:第一个加法器的一个输入端输入常数0，另一个输入端输入常数2k-l ;第i个加法器的一个输入端与前一个加法器的输出端相连,其另一个输入端输入常数(2k_l) *2(1Ok,k为延时控制常数且为正整数，k与纵向延时单元个数的乘积小于等于二选一选择器的个数；[0011]所述可编程延时模块通过布局布线方式约束在FPGA内部纵向相邻的查找表单元中，通过FPGA内部资源实现，使延时精度可控。
[0012]进一步，所述二选一选择器通过布局布线方式约束在所述FPGA内部的一查找表单元中，该查找表单元的Al、A2端为信号输入端，A3端为信号选择控制端，通过控制A3的输入使Al输入的信号有效或A2输入的信号有效，从查找表单元的O端输出信号。
[0013]进一步，所述基本延时单元通过布局布线方式约束在在所述FPGA内部的一查找表单兀中，该查找表单兀的A0、Al、A2端输入为O,输入信号从A3端输入,经过该查找表单兀后延时最小延时时间从查找表单兀的O端输出信号。
[0014]进一步，通过设置所述延时控制常数k依次递增或递减，可控制所述可编程延时模块将所述天线阵列的接收信号进行依次递增或递减的延时，经过所述累加器的累加后形成数字波束。
[0015]进一步，通过设置常数k进行周期性变化，可实现数字波束的扫描过程。
[0016]进一步，所述延时时间控制模块和累加器也通过所述FPGA内部资源来实现，以提高FPGA内部调用的效率。
[0017]根据本发明的改进，还提出一种基于上述的数字波束形成装置实现的数字波束形成方法，其包括以下步骤:
[0018]将天线阵列接收的数据输入可编程延时模块；
[0019]通过控制总线提供可编程延时模块的延时控制编码信号；
[0020]在可编程延时模块内通过与天线个数相同数目的可编程延时单元对每一输入数据进行延时；
[0021]可编程延时模块输出延时后的数据；以及
[0022]通过累加器对延时后的数据进行累加形成波束输出。
[0023]进一步，更包含以下步骤:设置所述延时控制常数k依次递增或递减，控制所述可编程延时模块将所述天线阵列的接收信号进行依次递增或递减的延时。
[0024]进一步，更包含以下步骤:设置常数k进行周期性变化，实现数字波束的扫描过程。
[0025]进一步，更包含以下步骤:改变可编程延时模块与延时时间控制模块的规模，从而控制波束扫描的规模。
[0026]由上述本发明的技术方案可知，与现有技术相比，本发明的数字波束形成装置与方法，通过FPGA可编程延时电路(如纵向延时单元)精确地实现阵列信号的波形相移，延时时间误差小，形成精度高，可实现纳秒级延时，扫描速度快；而且无需大量的乘法器，运算量小，设计成本低，适合工程应用场合。
[0027]下面结合附图对本发明作进一步详细描述。
【专利附图】
【附图说明】
[0028]图1为基于FPGA可编程延时电路的数字波束形成装置的原理结构图。
[0029]图2为可编程延时模块的原理示意图。
[0030]图3为可编程延时单元的原理示意图。
[0031]图4为在查找表单元中实现的二选一选择器的原理示意图。[0032]图5为在查找表单元中实现的基本延时单元的原理示意图。
[0033]图6为查找表单元中实现的纵向延时单元的原理示意图。
[0034]图7为延时时间控制模块的原理结构图。
[0035]图8为基于FPGA可编程延时电路的数字波束形成原理图。
【具体实施方式】
[0036]参考图1-6所示，本发明的数字波束形成装置通过FPGA可编程延时电路实现对天线信号的高精度延时，等效于波形对应相移，将各路信号补偿至波前对齐，以达到数字波束形成的目的。
[0037]如图1所示，数字波束形成装置包括可编程延时模块、延时时间控制模块以及累加器，所述延时时间控制模块用于向所述可编程延时模块提供延时控制编码信号，所述可编程延时模块与延时时间控制模块通过控制总线连接，所述可编程延时模块的输入端输入天线阵列所接收的数据，所述可编程延时模块的输出端与累加器的输入端连接，所述累加器输出累加后形成的数字波束。
[0038]如图2所示可编程延时模块的示范性示意图，所述可编程延时模块由多个可编程延时单元并联而成，所述可编程延时单元的个数与所述天线阵列中天线的总数相同。
[0039]所述可编程延时模块通过布局布线方式约束在FPGA内部纵向相邻的查找表单元中，通过FPGA内部的资源(例如查找表单元和布线资源)实现，使延时精度可控。如图3结合图4、图6所示，所述可编程延时单元由二选一选择器和可编程延时单元依次串联而成。
[0040]参考图3-6所示，所述纵向延时单元由多个基本延时单元级联而成。所述二选一选择器的一个选择输入端接纵向延时单元的输出端、且其另一个选择输入端与纵向延时单元的输入端相连。
[0041]如图4所示，所述可可编程延时单元中的二选一选择器通过布局布线方式约束在所述FPGA内部的一查找表单兀中，该查找表单兀的Al、A2端为信号输入端，分别输入需要延时的信号与不需要延时的信号，A3端为信号选择控制端，通过控制A3的输入使Al输入的信号有效或A2输入的信号有效，从查找表单元的O端输出信号。
[0042]如图5和图6所示，所述可编程延时单元中的基本延时单元通过布局布线方式约束在在所述FPGA内部的一查找表单兀中，该查找表单兀的A0、A1、A2端输入为O,输入信号从A3端输入,经过该查找表单兀后延时最小延时时间从查找表单兀的O端输出信号。
[0043]不同型号的FPGA芯片,其系统延时的最小延时时间tQ不同，因此可根据延时的实际需要，可选择适当的FPGA芯片，从而实现不同的延时。
[0044]纵向延时单元由多个基本延时单元级联而成，基本延时单元的个数与天线阵列中天线的总数相同。如图6所示的示范性示意图，信号从input端输入可编程延时单元，从output端输出，每经过一个基本延时单元就会延时最小延时时间td,连续通过η个基本延时单元就会延时η个最小延时时间以最小延时时间h为Ins的FPGA为例，通过对η值的选择，可分别实现对信号的多种需要的延时。
[0045]参考图6所示，在纵向延时单元中级联η个基本延时单元，整个纵向延时单元即可实现对应的I^tci的延时时间，通过对η值的选择，可分别实现对信号的多种需要的延时，例如lns、2ns、2ns、4ns、10ns、20ns、20ns、40ns等延时，延时对应的时间。结合图3所示，通过二选一选择器的选通，可实现对信号是否延时的选择，相应地，例如若仅仅设定由2号二选一选择器选择纵向延时单元，而其他二选一选择器则选择信号直接通过，则信号从input输入后经过2号二选一选择器对应的纵向延时单元时，延时对应的时间，即该纵向延时单元内包含的基本延时单元的个数与最小延时时间tQ的乘积，然后从output输出，实现相应的时间延时。
[0046]如图7所示，所述延时时间控制模块由一组加法器和一组寄存器组成，所述加法器的个数与所述天线阵列中天线的总数相同，寄存器的位数与二选一选择器的个数相同，使寄存器的每一位通过控制总线控制二选一选择器。
[0047]参考图7,第一个加法器的一个输入端输入常数O,另一个输入端输入常数2k_l ；第i个加法器的一个输入端与前一个加法器的输出端相连，其另一个输入端输入常数(2k_l) *2(η)' k为延时控制常数且为正整数，k与纵向延时单元个数的乘积小于等于二选一选择器的个数正整数，其小于等于加法器的个数。
[0048]通过设置所述延时时间控制模块中延时控制常数k依次递增或递减，可控制所述可编程延时模块将所述天线阵列的接收信号进行依次递增或递减的延时，经过所述累加器的累加后形成数字波束。
[0049]令未延时的发射或接收信号为x(n)，其中n=l，2，…N。发射或波形等效于x*sin(0)，其中sinpktfc/d，其中c为光速，d为天线间距，Θ为天线扫描角度。转换可得Atl=Sin ( Θ )*d/c, t0为前述的最小延时时间。延时时间控制模块输出控制编码，通过控制总线控制可编程延时模块内部的二选一选择器，使可编程延时模块分别对第i个信号延时的延时时间。
[0050]例如，取延时控制常数k=l时，第一个加法器输出到寄存器的二进制数值为1，第二个加法器的二进制输出为1+10=11，第i个加法器的十进制输出为2^21-1…2°，对应二进制输出有i位数值为1，控制纵向延时单元中的η个可编程延时单元进行延时。每个寄存器依次对应于每个天线接 收数据，使相邻天线接收数据延时时间差固定为I个可编程延时单元能够延时的时间，从而实现波束偏移。设每个可编程延时单元延时时间为tmit，此时天线扫描角度 Θ =arcsin (t—Jc/d)。
[0051]取k=3时，第一个加法器输出到寄存器的二进制数值为111，第二个加法器的二进制输出为111+111000=111111，第i个加法器的十进制输出为2^+2.^2°,对应二进制输出有i*3位数值为1，控制纵向延时单元中的η个可编程延时单元进行延时。k=3时相邻天线接收数据延时时间差为3个可编程延时单元能够延时的时间，设每个可编程延时单元延时时间为tmit,此时天线扫描角度Θ =arcsin (3*tmit*c/d)。
[0052]当k增大时，天线扫描角度Θ逐渐增大；ik减小时，天线扫描角度Θ逐渐减小；当延时控制常数k周期性变化时，即完成了数字波束扫描的过程。
[0053]在一些实施例中，可改变可编程延时模块与延时时间控制模块的规模，从而控制波束扫描的规模。
[0054]在另外的一些实施例中，所述延时时间控制模块和累加器也可以通过FPGA内部资源来实现，以实现FPGA内部调用的高效性，减少外部干扰。
[0055]如图8所示为基于FPGA可编程延时电路的数字波束形成方法的实现原理图。该方法包括以下步骤:将天线阵列接收的数据输入可编程延时模块；通过控制总线提供可编程延时模块的延时控制编码信号；在可编程延时模块内通过与天线个数相同数目的可编程延时单元对每一输入数据进行延时；可编程延时模块输出延时后的数据；以及通过累加器对延时后的数据进行累加形成波束输出。
[0056]在进一步的实施例中，天线阵列所接收的数据在进入可编程延时模块进行延时处理前，还经过一预处理步骤，对数据进行采样、滤波、放大等处理。
[0057]为实现波束扫描，可以设置所述延时控制常数k依次递增或递减，这样控制所述可编程延时模块将所述天线阵列的接收信号进行依次递增或递减的延时。如前所述，当k增大时，天线扫描角度Θ逐渐增大；当k减小时，天线扫描角度Θ逐渐减小；如果设置k进行周期性变化，则可实现数字波束的扫描过程。
[0058]当然，在一些实施例中，可改变可编程延时模块与延时时间控制模块的规模，也即增加或减少可编程延时单元的数量、加法器与寄存器组合的数量，从而控制波束扫描的规模。
【权利要求】
1.一种数字波束形成装置，其特征在于，包括可编程延时模块、延时时间控制模块以及累加器，所述延时时间控制模块用于向所述可编程延时模块提供延时控制编码信号，所述可编程延时模块与延时时间控制模块通过控制总线连接，所述可编程延时模块的输入端输入天线阵列所接收的数据，所述可编程延时模块的输出端与累加器的输入端连接，所述累加器输出累加后形成的数字波束，其中: 所述可编程延时模块由多个可编程延时单元并联而成，所述可编程延时单元的个数与所述天线阵列中天线的总数相同，所述可编程延时单元由二选一选择器和纵向延时单元依次串联而成，所述纵向延时单元由多个基本延时单元级联而成，所述二选一选择器的一个选择输入端接纵向延时单元的输出端、且其另一个选择输入端与纵向延时单元的输入端相连； 所述延时时间控制模块由一组加法器和一组寄存器组成，所述加法器的个数与所述天线阵列中天线的总数相同，寄存器的位数与二选一选择器的个数相同，使寄存器的每一位通过控制总线控制二选一选择器，其中:第一个加法器的一个输入端输入常数O，另一个输入端输入常数2k-l ;第i个加法器的一个输入端与前一个加法器的输出端相连，其另一个输入端输入常数为延时控制常数且为正整数，k与纵向延时单元个数的乘积小于等于二选一选择器的个数； 所述可编程延时模块通过布局布线方式约束在FPGA内部纵向相邻的查找表单元中，通过FPGA内部资源实现，使延时精度可控。
2.根据权利要求1所述的数字波束形成装置，其特征在于，所述二选一选择器通过布局布线方式约束在所述FPGA内部的一查找表单兀中，该查找表单兀的A1、A2端为信号输入端，A3端为信号选择控制端，通过控制A3的输入使Al输入的信号有效或A2输入的信号有效，从查找表单元的O端输出信号。
3.根据权利要求1所述的数字波束形成装置，其特征在于，所述基本延时单元通过布局布线方式约束在在所述FPGA内部的一查找表单兀中，该查找表单兀的A0、Al、A2端输入为O,输入信号从A3端输入,经过该查找表单兀后延时最小延时时间从查找表单兀的O端输出信号。
4.根据权利要求1所述的数字波束形成装置，其特征在于，通过设置所述延时控制常数k依次递增或递减，可控制所述可编程延时模块将所述天线阵列的接收信号进行依次递增或递减的延时，经过所述累加器的累加后形成数字波束。
5.根据权利要求5所述的数字波束形成装置，其特征在于，通过设置常数k进行周期性变化，可实现数字波束的扫描过程。
6.根据权利要求1所述的数字波束形成装置，其特征在于，所述延时时间控制模块和累加器也通过所述FPGA内部资源来实现，以提高FPGA内部调用的效率。
7.根据权利要求1-6中任意一项所述的数字波束形成装置实现的数字波束形成方法，其特征在于，包括以下步骤: 将天线阵列接收的数据输入可编程延时模块； 通过控制总线提供可编程延时模块的延时控制编码信号； 在可编程延时模块内通过与天线个数相同数目的可编程延时单元对每一输入数据进行延时；可编程延时模块输出延时后的数据；以及 通过累加器对延时后的数据进行累加形成波束输出。
8.根据权利要求7所述的数字波束形成方法，其特征在于，更包含以下步骤:设置所述延时控制常数k依次递增或递减，控制所述可编程延时模块将所述天线阵列的接收信号进行依次递增或递减的延时。
9.根据权利要求8所述的数字波束形成方法，其特征在于，更包含以下步骤:设置常数k进行周期性变化，实现数字波束的扫描过程。
10.根据权利要求7所述的数字波束形成方法，其特征在于，更包含以下步骤:改变可编程延时模块与延时时间控制 模块的规模，从而控制波束扫描的规模。
【文档编号】G01S7/02GK103543440SQ201310496340
【公开日】2014年1月29日 申请日期:2013年10月21日 优先权日:2013年10月21日
【发明者】李洪涛, 赵恒 , 顾陈, 朱晓华, 陈恒明, 孙理 申请人:南京理工大学
文档序号 :
【 6180308 】
技术研发人员：李洪涛,赵恒,顾陈,朱晓华,陈恒明,孙理
技术所有人：南京理工大学
备 注：该技术已申请专利，仅供学习研究，如用于商业用途，请联系技术所有人。
声 明 ：此信息收集于网络，如果你是此专利的发明人不想本网站收录此信息请联系我们，我们会在第一时间删除
技术研发人员：李洪涛,赵恒,顾陈,朱晓华,陈恒明,孙理
技术所有人：南京理工大学
备 注：该技术已申请专利，仅供学习研究，如用于商业用途，请联系技术所有人。
声 明 ：此信息收集于网络，如果你是此专利的发明人不想本网站收录此信息请联系我们，我们会在第一时间删除